通信系统控制DAC板的竞价需求
竞价
发布时间：
2026-07-31
发布于
--
收藏
公告内容
项目编号
立即查看
项目预算
立即查看
采购单位
立即查看
供应商
立即查看
采购代理
立即查看
公告详情
您当前为:【游客状态】,公告详情仅对登录用户开放，
登录/注册
后查看完整商机。全国免费咨询热线:400-888-7022通信系统控制DAC板的竞价需求
发布时间：*开通会员可解锁* 10:22:15
截止时间：*开通会员可解锁* 10:32:12
基本信息：
申购主题：通信系统控制DAC板的竞价需求
送货时间：合同签订后90天内送达
报价要求：
安装要求：免费上门安装（含材料费）
付款方式：货到验收合格后付款
收货地址：江苏省/南京市/江宁区/****
备注说明：
采购明细
| 序号 | 采购内容 | 数量/单位 | 预算单价 | 品牌 | 型号 | 规格参数 | 质保及售后服务 | 附件 |
| 1 | 通信系统控制DAC板 | 1.0 | 不限 | 不限 | 1、支持+/-20V电压配置输出，支持4096级分级动态调整； 2、支持正弦波电压，方波电压以及三角波电压输出，支持幅值动态可控，最大幅值40V； 3、支持输出电压波形频率动态可控，电压输出波形频率大于1KHz； 4、电压输出Slew Rate小于4V/us； 5、支持1024路电压同步输出，通道间同步误差不超过10us； 6、支持1024路电压输出通道独立可控； 7、整套控制板尺寸不大于285*285mm； 8、整套控制板需进行三防处理； 9、需提供配套上位机，上位机功能支持用户定制界面与功能； 10、电压芯片具有如下高性能特性： 10.1、在16位分辨率下具有单调性 10.1.1、INL：16位分辨率下为±1LSB（最大值）； 10.1.2、TUE：FSR最大值的±0.1%； 10.2、集成2.5V精密内部基准 10.2.1、初始精度：±2.5mV（最大值）； 10.2.2、低漂移：5ppm/°C（典型值）； 10.3、灵活的输出配置 10.3.1、输出范围：±2.5V、±5V、±10V、±20V 0至5V、0至10V、0至20V、0至40V； 10.3.2、差分输出模式； 10.4、高驱动能力：±25mA，相对于电源轨的摆幅为1.5V； 10.5、三个专用A-B切换引脚可用于生成抖动信号； 10.6、模拟温度输出 10.6.1、-4mV/°C的传感器增益； 10.7、50MHz SPI兼容型串行接口 10.7.1、4线制模式，工作电压为1.7V至5.5V； 10.7.2、菊花链运行方式； 10.7.3、CRC误差校验； 10.8、温度范围：–40°C至+125°C； 10.9、小封装 10.9.1、6mm×6mm，40引脚VQFN； 11、整套控制板需使用FPGA单芯片作为主控制器，具有如下特性： 11.1、器件定位：采用28nm HPL工艺，基于SRAM的可重复配置FPGA，断电后需通过外部Flash、JTAG或其他配置接口重新加载程序； 11.2、型号等级：约10万级逻辑单元并带高速串行收发器；标准1.0V核心电压速度等级；工业级，允许工作结温范围为 -40°C～+100°C。 11.3、封装与引脚：采用有机倒装BGA封装，封装尺寸约23mm×23mm、球间距约1.0mm，其中最多提供285 个用户I/O； 11.4、基本逻辑资源：包含101440个等效逻辑单元、15850个Slice、63400个6 输入LUT和126800个触发器；每个Slice包含4个LUT和8个触发器； 11.5、Slice类型：包含11100个SLICEL和4750个SLICEM；SLICEL用于普通组合及寄存器逻辑，SLICEM 还可配置为分布式 RAM、ROM 或 SRL16/SRL32 移位寄存器； 11.6、片内存储资源：最大分布式 RAM 为1188 Kb；Block RAM 总容量为4860Kb，约607.5KiB，相当于135个36 Kb BRAM或270个18Kb BRAM； 11.7、BRAM 特性：Block RAM 支持单端口、简单双端口和真正双端口模式，可配置不同数据宽度，支持级联、内建 FIFO 和 64 bit数据加8 bit ECC，适合行缓存、FIFO、查找表和小规模系数存储； 11.8、DSP 计算资源：包含240个 DSP48E1，每个单元支持25×18 bit乘法、48 bit加减和累加，并具有预加器、流水寄存器及级联接口，适合非均匀性校正、滤波、卷积、坏点替换和灰度统计； 11.9、普通I/O资源：芯片内部具有300个IOB站点，装实际可使用285个用户I/O；支持LVCMOS、LVTTL、LVDS、RSDS、TMDS、SSTL、HSTL、HSUL和Mobile DDR等接口标准； 11.10、存储器接口能力：可通过 SelectIO 和 MIG IP实现DDR3、DDR2、LPDDR2等外部存储器接口； 11.11、高速串行接口：提供4路可用 GTP收发器和2对差分参考时钟，单通道最高线路速率约6.6Gb/s，4路总原始单向带宽约26.4Gb/s； 11.12、硬核功能：包含1个PCI Express硬核，配合4路 GTP最多可实现 PCIe Gen2 x4；不包含硬核处理器、硬核以太网 MAC和硬核 DDR控制器，这些功能需要软核或外部器件实现； 11.13、时钟资源：包含6个时钟管理单元，即6个MMCM和6个PLL，同时提供32个BUFGCTRL、96个BUFHCE、24个 BUFIO、24个BUFR及12个BUFMRCE，支持时钟倍频、分频、相移、占空比调整和抖动过滤； 11.14、模拟与配置功能：包含1个XADC模块，内部有两个12 bit、最高约1MSPS的ADC，可监测芯片温度、电源电压及外部模拟信号；支持JTAG、SPI、BPI、SelectMAP、MultiBoot、CRC、配置回读、AES加密和部分重配置。 12、整套控制板保修期一年，保修期内出现任何问题随时保修。 | 一年质保 |
潜在客户预测
点击查看详情>
合作机会
合作伙伴等你一起赚钱>
400-888-7022
APP下载
小程序
公众号
