高性能、可二次开发的阵列控制板卡的竞价需求_标标达招标网官网

您当前的位置:

标标达 > 高性能、可二次开发的阵列控制板卡的竞价需…

高性能、可二次开发的阵列控制板卡的竞价需求

竞价

发布时间：

2026-01-22

发布于

公告内容

项目编号

立即查看

项目预算

立即查看

采购单位

立即查看

供应商

立即查看

采购代理

立即查看

公告详情

您当前为:【游客状态】,公告详情仅对登录用户开放，

后查看完整商机。全国免费咨询热线:400-888-7022

高性能、可二次开发的阵列控制板卡的竞价需求

发布时间：*开通会员可解锁* 09:52:25

截止时间：*开通会员可解锁* 10:02:22

基本信息：

申购主题：高性能、可二次开发的阵列控制板卡的竞价需求

送货时间：合同签订后42天内送达

报价要求：

安装要求：免费上门安装（含材料费）

付款方式：货到验收合格后付款

收货地址：******

备注说明：

采购明细

序号	采购内容	数量/单位	预算单价	品牌	型号	规格参数	质保及售后服务	附件
1	高性能、可二次开发的阵列控制板卡	2.0		不限	不限	二、实质性技术要求（不满足任一项将导致响应无效）（一）硬件平台核心要求 1.主控芯片：板卡主控芯片须采用业界主流的高性能可编程逻辑器件（如FPGA或SoC），以满足复杂算法与高速接口的实现需求。 2.逻辑与存储资源：为保障大规模数字信号处理算法的实现，主控芯片的可编程逻辑单元等效容量不低于200万，片内块存储器（BRAM）容量不低于200Mb。处理核心：板卡需集成或可通过芯片间高速总线无缝扩展应用处理核心，该核心主频不低于1.0GHz，以运行嵌入式操作系统及上层控制软件。 3.高速扩展接口：板卡必须提供至少1路PCI Express Gen4.0 x16lane或更高性能的扩展接口，用于与上位主机进行高速数据交互。接口物理形态需为标准PCIe插槽，并保证在相应模式下稳定工作。 4.射频数据接口：板卡必须提供不少于8路的高速串行收发器链路，每路链路支持的电信号速率10.0 Gbps~24.0 Gbps，并可通过加载IP核的方式支持CPRI或eCPRI协议，用于连接射频前端单元。 5.网络同步接口： 6.板卡须提供至少1路100G以太网光口，支持标准IEEE 802.3以太网协议。 7.板卡硬件及固件必须支持IEEE 1588v2（PTP）精密时钟协议及同步以太网（SyncE）功能，能够实现亚微秒级的时间同步精度，以满足分布式阵列系统的严格时序要求。 8.支持四核A53 ARM（或者同性能soc）。（二）时钟与同步系统要求 1.时钟参考源：板卡需支持板载高稳时钟、外部参考时钟输入两种时钟源，并可在二者之间根据信号质量进行手动或自动切换。 2.时钟输出：板卡应能对外输出至少1路可配置频率的同步时钟信号，用于驱动外围设备。（三）软件开发与技术支持要求 1.合法开发授权：中标供应商须在合同签订后的约定期限内，向采购人提供使其能够对本次采购的板卡进行合法二次开发所必需的全套软件工具及相关IP核（包括但不限于PCIe、高速以太网、CPRI/eCPRI及PTP相关IP）的永久使用权或与产品保修期等长的使用授权。相关授权文件、许可及费用必须包含在总报价中，并在验收时交付。 2.技术支持服务：提供自最终验收合格之日起不少于1年的免费技术支持服务。服务须包括7×24小时远程技术咨询与故障指导，并承诺在接到采购人通知后24小时内响应，针对确属产品质量的重大故障，提供不少于2次的免费上门现场技术服务。 3.参考设计：供应商须随货提供详尽的硬件用户手册、软件驱动及API文档。鼓励供应商提供与板卡接口（如PCIe、以太网、高速串行接口）相关的参考设计或演示工程，	1.交货期：合同签订后【30】个工作日内完成全部货物的交付、安装与调试。 2.交货地点：采购人指定地点。 3.质量保证与验收： 4.货物必须是全新的、原厂原装、符合国家质量检测标准和本次采购技术要求的合格产品。 5.验收将依据本合同条款、响应文件承诺及国家标准进行。采购人有权委托第三方检测机构对关键性能指标（如接口速率、时钟同步精度）进行测试，费用由卖方承担。 6.保修期：自最终验收合格之日起，提供不少于1年的免费原厂保修。保修范围包括材料、工艺缺陷及性能不符合技术要求等。 7.培训：提供不少于1次的集中式现场技术培训，培训内容应包括板卡硬件架构、软件开发环境搭建、基础驱动和IP核的使用等。