为落实国家创新驱动发展战略、助力航天强国建设，统筹开展航天微电子领域战略性、前沿性、基础性技术的探索研究，汇聚高水平研究力量，加强对外开放和合作交流，推动稳定支持项目的高质量完成，北京微电子技术研究所现面向国内高校、科研机构和行业企业等发布航天微电子稳定支持基金计划项目指南，共同推进我国航天微电子产业的发展。

一、申报要求

（一）申报单位

1、国内高校、科研机构、行业企业等

2、申报单位必须与合同签订单位一致

（二）申请人

1、项目应以单位名义投标，不接受以个人名义投标。

2、项目负责人应至少满足以下条件之一：

a) 国内具有博士学位的正式科研人员；

b) 副高级职称（含）以上的科研人员；

c) 在读博士、博士后须经导师推荐确认，并应在毕业、出站前完成项目验收。

3、申请人应自觉遵守国家及有关部门关于科研诚信的法律法规。

（三）申报要求

1、申报项目需按模板要求填写投标文件。

2、申报项目需满足指南所列的研究内容、考核指标、研究周期、经费限额等要求，申报内容不应涉密。

3、申请材料：

a) 投标文件（包括投标函、资格声明、投标单位及项目基本情况表、项目建议书）（电子版应提供word及pdf格式）

b) 保密审查证明（电子版应提供盖章文件扫描版）

4、电子版文件命名规则：项目名称-投标单位（可写简称）-项目负责人-文件类型，例如：A加固技术研究-北航-张三-投标文件、A加固技术研究-北航-张三-保密审查证明

5、提交要求：需提交申请材料的纸质版及电子版光盘各1份，纸质版签字盖章处需签章完整。

6、提交截止日期：*开通会员可解锁*

二、申请、立项流程

（一）申请人按照要求提交申请材料

（二）评审过程分为形式审查及现场答辩，通过立项答辩确定最终合作单位

（三）以下情况视为形式审查不通过：

1、申报材料不实或不全；

2、申请课题与指南不符；

3、未按要求加盖单位公章；

4、其他明显不符合指南要求的情况。

（四）技术责任专家与项目负责人联合编制项目合同书及任务书，经双方单位审批后作为项目研制依据，指导开展项目研究及经费拨付等工作。

三、指南内容

指南1

课题名称：高速互连芯粒模型研究（WDZC-S2-2025001）

研究目标：开展高速互连芯粒建模技术研究，实现高速互连芯粒模型及配套处理器芯粒模型，支撑微系统各芯粒部件间传输效率评估、芯片逻辑验证、验证环境的搭建等工作。

研制周期：10个月

课题经费：70万元

指南2

课题名称：面向嵌入式异构算力的实时操作系统任务调度算法优化技术及AIOS原理研究（WDZC-S2-2025002）

研究目标：聚焦嵌入式新品异构算力协同执行AI计算，分析异构算力单元协同执行AI任务时算力、通信、存储等方面的性能瓶颈，优化任务调度、数据管理等算法，实现AI应用性能提升。

研制周期：1年

课题经费：90万元

指南3

课题名称：基于深度学习的转换器数字校准方法的设计和研究（WDZC-S2-2025003）

研究目标：为研制适用于雷达、通信等应用领域的高速高精度模数转换器芯片，开发一种基于深度学习的自适应数字校准算法。通过构建神经网络模型自适应学习转换器的非线性误差特征，实现对失调、增益等多种非线性误差的智能补偿校准。

研制周期：1.5年

课题经费：60万元

指南4

课题名称：扩展指令编译器开发及八核集成开发环境优化（WDZC-S2-2025004）

研究目标：为适配自主扩展指令设计并进一步优化现有集成开发环境，拟开展扩展指令编译器开发及集成开发环境优化，预期目标为在已有集成开发环境中实现对定制化SPARC编译器的支持，并完成已有集成开发环境中调试功能的改进优化。

研制周期：1年

课题经费：90万元

指南5

课题名称：基于国产FPGA的Transformer模型高效部署关键技术研究（WDZC-S2-2025005）

研究目标：面向自然语言处理、计算机视觉等领域的智能化嵌入式应用需求，聚焦当前模型在资源受限的平台部署所面临的计算、存储、能效等挑战，开展基于国产FPGA的Transformer模型高效部署研究，为国产AI芯片在边缘计算场景下的应用提供关键技术支撑和原型系统验证。

研制周期：1年

课题经费：90万元

申报文件模板请电话联系咨询。如对技术要点有疑问，可与项目责任专家联系沟通。

附件1指南.docx

四、申报联系人

诸老师 *开通会员可解锁*-6216

赵老师 *开通会员可解锁*-7018

邮 箱：gxjh772@163.com

材料邮寄地址：北京市丰台区东高地四营门北路2号