收藏
| 硬件密码模块开发平台 | |
| 项目所在采购意向: | 西安电子科技大学*开通会员可解锁*政府采购意向 |
| 采购单位: | 西安电子科技大学 |
| 采购项目名称: | 硬件密码模块开发平台 |
| 预算金额: | 524.400000万元(人民币) |
| 采购品目: | A02010312 密码产品 |
| 采购需求概况 : | 数量4套,单价131.1万元。 "1. 密码硬件开发板。 其中FPGA-1开发板,标准硬件,单价2万元,数量10套,金额20万元。要求LUTs≥于500千个,Flip-Flops≥800千个;FPGA-2开发板,标准硬件,单价1.5万元,数量10套,金额15万元。要求LUTs≥200千个,Flip-Flops≥300千个;SOC开发板,标准硬件,单价1万元,数量10套,金额10万元。要求LUTs≥200千个,内存≥4G,核心主频≥1Ghz;ARM开发板,标准硬件,单价1万元,数量10套,金额10万元。要求核心主频 ≥2.0GHZ,内存≥16GB;CUP测试开发平台,标准硬件,单价2.5万元,数量10套,金额25万元。要求支持双通道PCI Express x16,主频≥4GHZ,核心数≥16。 2.示波器。 标准硬件,单价50万元,数量1套,金额50万元。要求:模拟带宽≥6 GHz;4路模拟通道+EXT通道;四通道同时开启时,每通道的实时采样率不小于20 GSa/s ;垂直分辨率≥12-bit,等效增强分辨率≥16-bit。 3.密码硬件功率分析工具。 标准硬件,单价20万元,数量1套,金额20万元。能够测量和分析密码硬件运行过程中的功率泄露、电磁辐射等,用于对密码硬件的侧信道攻击和防御。 要求能够执行功耗分析和故障注入;具备FPGA、ARM等侧信道攻击目标板;具备电压、电磁故障注入套件;有配套的实验资源;ADC采样≥100MS/s;缓冲大小≥250 MS/s" |
| 预计采购时间: | 2026-06 |
| 备注: | |
本次公开的采购意向是本单位政府采购工作的初步安排,具体采购项目情况以相关采购公告和采购文件为准。