询价书名称：分谈分签+杭州瑞利超声科技有限公司+分谈分签＋杭州瑞利超声科技有限公司＋RCWX25260YT侧扫声呐信号处理板设计的询价书

物料信息

序号	物料编码	物料描述	计量单位	交货地点	交货日期	国产/进口	说明	附件
1	561410	研发设计服务	件		*开通会员可解锁*	不指定

寻源要求

询价单位：杭州瑞利超声科技有限公司

签约单位：杭州瑞利超声科技有限公司

报价截止时间：*开通会员可解锁*17:00

允许部分物料报价：否

附加费（附加费包括运费、包装费、服务费、其他费用）：包含在物料价格中

报价有效期：*开通会员可解锁*

是否指定报价币种：指定

报价币种：人民币

承运方式：卖方配送

结算方式：银行电汇

补充说明：

经办人信息

姓名：钟恺

手机：195********

电话：

邮箱：

附件

YT侧扫声呐.zip

密级：公开

AUV侧扫声纳信号处理板技术设计要求

（任务书）

杭州瑞利超声科技有限公司

*开通会员可解锁*

1.适用范围

本设计要求适用于AUV侧扫声纳信号处理板的研制开发、测验、验收交付，是订货合同的签订、履行和验收的依据。

2.技术指标和参数

2.1.1硬件设计

该信号处理板是针对于AUV侧扫声纳而进行的设计，采用FPGA+DSP系统架构形式，实现发射控制、信号采集处理、数据存储、数据传输及对外通讯等功能。

信号处理机NANDFlash7（1GB)

发射板/电源板

DDR2SDCard

SPI

接收板

TVG控制

以太网（10/100M）

1GPIO

AD采集

UART

		FPGA		OMAP-L138
编码信号包络信号	uPP×2

图1低功耗数字信号处理板系统框图

图1给出了AUV侧扫声纳信号处理板的系统组成框图，FPGA模块主要实现信号采集、发射控制与负载匹配控制、TVG控制等处理；算法、数据存储及通讯在OMAP-L138中实现。系统硬件资源的具体设计需求如下所述：

供电：

数字信号处理板由一组+24V电源（I>0.5A）供电；

1)接收接口

1)a.设计6路AD采集通道，采集接收板输出的6路水声回波模拟信号：

1)b.差分信号，模拟信号输入范围（VP-VN）：±4VP-P；

1)c.采样精度不小于16bit；

1)d.最高采样频率不小于300KHz（混频降频采样）；

1)e.TVG控制输出：（6路，用于程控接收电路板中的TVG模块，单端输出，输出幅度范围为0~+2.5v，精度：1%FS；

1)f.混频调制信号输出：（3路，输出150K,470K,950K单频）；

2)发射接口

2)a.设计2路（p/n）输出I/O口，用于输出100K发射控制信号至发射电路板中；

2)b.设计2路（p/n）输出I/O口，用于输出420K发射控制信号至发射电路板中；

2)c.设计2路（p/n）输出I/O口，用于输出900K发射控制信号至发射电路板中；

2)d.设计3路输出I/O口，用于输出功率控制信号至发射电路板中，输出I/O口，3个IO口，每1个为一组；

2)e.设计3路负载匹配端口：输出I/O口，6个IO口，每2个为一组，预留使用。

3)其他接口

3)a.DSP外接1路百兆网口；

3)b.DSP外接1路RS232串口，波特率4800bps~115200bps范围可设；

3)c.设计有SD卡，容量32GB（128~256GB），写入速度不低于5MB/s，读出速度不低于10MB/s。

3)d.设计有DDR2SDRAM外部存储器，容量不低于128MB。

2.2.2软件设计

1)发射控制

FPGA端完成发射板功率控制、发射驱动信号设计和负载匹配控制（根据外部下传的深度和匹配档位信息生成切换），具体设计要求如下：

1.a.读取上位机设定的功率发射参数，配置底层功率控制I/O口输出相应的功率发射模式（高功率、低功率）；

1.b.根据上位机设定的负载匹配档位参数发射参数（或按照设定策略自主选择匹配档位参数），配置底层负载匹配控制I/O口选择相应的匹配档位（通过控制继电器来控制选择不同的变压器抽头）；

1.c.根据上位机设定的工作频点模式，分别为单频模式，双频模式和三频模式。

1.d.产生6路发射驱动信号

1.1信号脉宽：

表1信号脉宽

频率	100 kHz	420 kHz	900 kHz
CW信号	6~10个周期	6~11个周期	6~12个周期
LFM信号	1、2、4ms	1、2、4ms	1、2、4ms

1.2信号带宽：

表2信号带宽

频率	100 kHz	420 kHz	900 kHz
带宽	10 kHz	42 kHz	90 kHz

1.3信号发射ping率：

量程及发射Ping率如表3所示，Ping率接收显控命令控制。

表3量程及发射Ping率

100kHz	量程（m）	500	400	300	200	100
	Ping率（Hz）	1	1.5	2	3	6.5
420kHz	量程（m）	175	150	125	100	75
	Ping率（Hz）	3.5	4.5	5.5	6.5	9
900kHz	量程（m）	75	60	45	30	15
	Ping率（Hz）	9	11	11	11	11

2)接收控制

1.a.FPGA端根据给定的TVG模块程控需求，完成6路模拟信号输出设计；

1.b.FPGA端完成6路50kHz回波信号的采集并将采集数据传输至DSP中（预留FIR滤波处理，后续根据测试情况决定是否增加）。

3)其他接口及驱动设计

1.a.DSP端实现uPP接口设计，接收FPGA端传输的采集信息；

1.b.DSP端实现串口驱动设计；

1.c.DSP端实现UDP网络驱动设计；

1.d.DSP端完成SD卡文件系统设计；

1.e.DSP端搭建完整工程，集成上述uPP传输、串口通信、网络传输及SD卡文件系统，后续可在此工程上直接进行二次开发。

3.信号处理板尺寸及安装孔

信号处理板物理尺寸：

130×86×12mm(孔距：120×76mm），M3安装孔位，φ3.5mm。

4.信号处理板接口分布示意图

J1J2J3J4J5J6J6ADFPGADSPJ1J2J3J4J5J6J6ADFPGADSP

图2信号处理板结构示意图

5.接口定义

5.1.1信号处理板J1

表4供电接口

管脚序号	信号	功能描述	备注
1	VCC	+24V电源供电	电源供电接口
2	GND	电源地

5.2.2信号处理板J2

表5调试通讯串口接口定义

管脚序号	信号	功能描述	备注
1	VCC	外部调试器供电+3.3V	RS232串口
2	TX	串口发
3	RX	串口收
4	DGND	数字地

注：通讯串口接口协议另见附录《通讯协议》A1节：

5.3.3信号处理板J3

表6交换机通讯网口接口定义

管脚序号	信号	功能描述	备注
1	ETH_T+	百兆网发送+	百兆网口（板上已加网络变压器）
2	ETH_T-	百兆网发送-
3	ETH_R+	百兆网接收+
4	ETH_T-	百兆网接收-

注：网口通讯接口协议另见附录《通讯协议》A2节：

5.4.4信号处理板J4/J5/J6

表7100kHz/420kHz/900kHz发射板发射信号及控制接口定义

管脚序号	信号	功能描述	备注
1	VCC	FPGA输出信号电平电压
2	DGND	数字地
3	FS1_p	100kHz/420kHz/900kHz发射控制+
4	FS1_n	100kHz/420kHz/900kHz发射控制-
5	100kHz/420kHz/900kHz-IO-1	100kHz/420kHz/900kHz匹配控制IO1
6	100kHz/420kHz/900kHz-IO-2	100kHz/420kHz/900kHz匹配控制IO2
7	IO-EN	控制驱动芯片使能

注：发射控制信号形式及ping率另见附录《通讯协议》A3节：

5.5.5信号处理板J7(2*15)

表10信号接收调理板接口定义

管脚序号	信号	功能描述	备注
1	SIG_OUT1+	100K左舷AD差分信号+	6路高速AD采集信号，差分输入。(地线针数根据实际布局情况再定，以下地线针数类似)
2	SIG_OUT1-	100K左舷AD差分信号-
3	SIG_OUT2+	420K左舷AD差分信号+
4	SIG_OUT2-	420K左舷AD差分信号-
5	SIG_OUT3+	900K左舷AD差分信号+
6	SIG_OUT3-	900K左舷AD差分信号-
7	SIG_OUT4+	100K右舷AD差分信号+
8	SIG_OUT4-	100K右舷AD差分信号-
9	SIG_OUT5+	420K右舷AD差分信号+
10	SIG_OUT5-	420K右舷AD差分信号-
11	SIG_OUT6+	900K右舷AD差分信号+
12	SIG_OUT6-	900K右舷AD差分信号-
13	AGND	模拟地
14	AGND	模拟地	不同频点左右弦之分别TVG控制信号，输出信号幅度0V~+2.5V不同电压对应不同的增益
15	TVG_SIG_L1	100KHz左舷TVG控制信号
16	TVG_SIG_R1	100KHz右舷TVG控制信号
17	TVG_SIG_L2	420KHz左舷TVG控制信号
18	TVG_SIG_R2	420KHz右舷TVG控制信号
19	TVG_SIG_L3	900KHz左舷TVG控制信号
20	TVG_SIG_R3	900KHz右舷TVG控制信号
21	DGND	数字地
22	DGND	数字地
23	HP_150kHz_p	混频载波信号150k
24	HP_150kHz_n
25	HP_470kHz_p	混频载波信号470k
26	HP_470kHz_n
27	HP_950kHz_p	混频载波信号950k
28	HP_950kHz_n
29	DGND	数字地
30	DGND	数字地

注：TVG控制信号制式另见附录《通讯协议》A4节：

6.环境要求

(1)使用温度：-15℃~+55℃，湿度：≤95%RH；

(2)存储温度：-30℃~+60℃。

7.可靠性和维修性

(1)基本可靠性（MTBF）>10000小时；

(2)平均维修时间MTTR≤8小时。

8.研制数量

研制1套AUV侧扫声纳信号处理板，完成两套信号处理板的调试和交付。

9.其他要求

AUV侧扫声纳信号处理板的设计文件、图纸和程序（含原理图、BOM表、PCB图和源代码等），需与信号处理板同时交付。

密级：公开

AUV侧扫声纳信号处理板技术设计要求

（任务书）

杭州瑞利超声科技有限公司

*开通会员可解锁*

1

1.适用范围

本设计要求适用于AUV侧扫声纳信号处理板的研制开发、测验、验收

交付，是订货合同的签订、履行和验收的依据。

2.技术指标和参数

2.1硬件设计

该信号处理板是针对于AUV侧扫声纳而进行的设计，采用FPGA+DSP

系统架构形式，实现发射控制、信号采集处理、数据存储、数据传输及对

外通讯等功能。

信号处理机NANDFlash（1GB)

发射板/电源板

DDR2SDCard

SPI

接收板

TVG控制

以太网（10/100M）

GPIO

AD采集

UART

		FPGA		OMAP-L138
编码信号包络信号	uPP×2

图1低功耗数字信号处理板系统框图

图1给出了AUV侧扫声纳信号处理板的系统组成框图，FPGA模块主

要实现信号采集、发射控制与负载匹配控制、TVG控制等处理；算法、数

据存储及通讯在OMAP-L138中实现。系统硬件资源的具体设计需求如下所

述：

2

供电：

数字信号处理板由一组+24V电源（I>0.5A）供电；

1)接收接口

a.设计6路AD采集通道，采集接收板输出的6路水声回波模拟信号：

b.差分信号，模拟信号输入范围（VP-VN）：±4VP-P；

c.采样精度不小于16bit；

d.最高采样频率不小于300KHz（混频降频采样）；

e.TVG控制输出：（6路，用于程控接收电路板中的TVG模块，单端输

出，输出幅度范围为0~+2.5v，精度：1%FS；

f.混频调制信号输出：（3路，输出150K,470K,950K单频）；

2)发射接口

a.设计2路（p/n）输出I/O口，用于输出100K发射控制信号至发射

电路板中；

b.设计2路（p/n）输出I/O口，用于输出420K发射控制信号至发射

电路板中；

c.设计2路（p/n）输出I/O口，用于输出900K发射控制信号至发射

电路板中；

d.设计3路输出I/O口，用于输出功率控制信号至发射电路板中，输

出I/O口，3个IO口，每1个为一组；

e.设计3路负载匹配端口：输出I/O口，6个IO口，每2个为一组，

3

预留使用。

3)其他接口

a.DSP外接1路百兆网口；

b.DSP外接1路RS232串口，波特率4800bps~115200bps范围可设；

c.设计有SD卡，容量32GB（128~256GB），写入速度不低于5MB/s，

读出速度不低于10MB/s。

d.设计有DDR2SDRAM外部存储器，容量不低于128MB。

2.2软件设计

1)发射控制

FPGA端完成发射板功率控制、发射驱动信号设计和负载匹配控制

（根据外部下传的深度和匹配档位信息生成切换），具体设计要求如

下：

a.读取上位机设定的功率发射参数，配置底层功率控制I/O口输出相

应的功率发射模式（高功率、低功率）；

b.根据上位机设定的负载匹配档位参数发射参数（或按照设定策略自

主选择匹配档位参数），配置底层负载匹配控制I/O口选择相应的

匹配档位（通过控制继电器来控制选择不同的变压器抽头）；

c.根据上位机设定的工作频点模式，分别为单频模式，双频模式和三

频模式。

d.产生6路发射驱动信号

4

1信号脉宽：

表1信号脉宽

频率	100kHz	420kHz	900kHz
CW信号	6~10个周期	6~11个周期	6~12个周期
LFM信号	1、2、4ms	1、2、4ms	1、2、4ms

2信号带宽：

表2信号带宽

频率	100kHz	420kHz	900kHz
带宽	10kHz	42kHz	90kHz

3信号发射ping率：

量程及发射Ping率如表5所示，Ping率接收显控命令控制。

表3量程及发射Ping率

100kHz	量程（m）	500	400	300	200	100
	Ping率（Hz）	1	1.5	2	3	6.5
420kHz	量程（m）	175	150	125	100	75
	Ping率（Hz）	3.5	4.5	5.5	6.5	9
900kHz	量程（m）	75	60	45	30	15
	Ping率（Hz）	9	11	11	11	11

2)接收控制

a.FPGA端根据给定的TVG模块程控需求，完成6路模拟信号输出设

计；

b.FPGA端完成6路50kHz回波信号的采集并将采集数据传输至DSP

中（预留FIR滤波处理，后续根据测试情况决定是否增加）。

3)其他接口及驱动设计

a.DSP端实现uPP接口设计，接收FPGA端传输的采集信息；

b.DSP端实现串口驱动设计；

c.DSP端实现UDP网络驱动设计；

5

d.DSP端完成SD卡文件系统设计；

e.DSP端搭建完整工程，集成上述uPP传输、串口通信、网络传输及

SD卡文件系统，后续可在此工程上直接进行二次开发。

3.信号处理板尺寸及安装孔

信号处理板物理尺寸：

130×86×12mm(孔距：120×76mm），M3安装孔位，φ3.5mm。

4.信号处理板接口分布示意图

FPGAADJ3J4J5J6
				J6

J1	DSP
	J2

图2信号处理板结构示意图

5.接口定义

5.1信号处理板J1

表4供电接口

管脚序号	信号	功能描述	备注
1	VCC	+24V电源供电	电源供电接口
2	GND	电源地

5.2信号处理板J2

表5调试通讯串口接口定义

管脚序号	信号	功能描述	备注
1	VCC	外部调试器供电+3.3V	RS232串口
2	TX	串口发
3	RX	串口收
4	DGND	数字地

注：通讯串口接口协议另见附录《通讯协议》A1节：

5.3信号处理板J3

表6交换机通讯网口接口定义

管脚序号	信号	功能描述	备注
1	ETH_T+	百兆网发送+	百兆网口（板上已加网络变压器）
2	ETH_T-	百兆网发送-
3	ETH_R+	百兆网接收+
4	ETH_T-	百兆网接收-

注：网口通讯接口协议另见附录《通讯协议》A2节：

5.4信号处理板J4/J5/J6

表7100kHz/420kHz/900kHz发射板发射信号及控制接口定义

管脚序号	信号	功能描述	备注
1	VCC	FPGA输出信号电平电压
2	DGND	数字地
3	FS1_p	100kHz/420kHz/900kHz发射控制+
4	FS1_n	100kHz/420kHz/900kHz发射控制-
5	100kHz/420kHz/900kHz-IO-1	100kHz/420kHz/900kHz匹配控制IO1
6	100kHz/420kHz/900kHz-IO-2	100kHz/420kHz/900kHz匹配控制IO2
7	IO-EN	控制驱动芯片使能

注：发射控制信号形式及ping率另见附录《通讯协议》A3节：

5.5信号处理板J7(2*15)

表10信号接收调理板接口定义

7

管脚序号	信号	功能描述	备注
1	SIG_OUT1+	100K左舷AD差分信号+	6路高速AD采集信号，差分输入。(地线针数根据实际布局情况再定，以下地线针数类似)
2	SIG_OUT1-	100K左舷AD差分信号-
3	SIG_OUT2+	420K左舷AD差分信号+
4	SIG_OUT2-	420K左舷AD差分信号-
5	SIG_OUT3+	900K左舷AD差分信号+
6	SIG_OUT3-	900K左舷AD差分信号-
7	SIG_OUT4+	100K右舷AD差分信号+
8	SIG_OUT4-	100K右舷AD差分信号-
9	SIG_OUT5+	420K右舷AD差分信号+
10	SIG_OUT5-	420K右舷AD差分信号-
11	SIG_OUT6+	900K右舷AD差分信号+
12	SIG_OUT6-	900K右舷AD差分信号-
13	AGND	模拟地
14	AGND	模拟地	不同频点左右弦之分别TVG控制信号，输出信号幅度0V~+2.5V不同电压对应不同的增益
15	TVG_SIG_L1	100KHz左舷TVG控制信号
16	TVG_SIG_R1	100KHz右舷TVG控制信号
17	TVG_SIG_L2	420KHz左舷TVG控制信号
18	TVG_SIG_R2	420KHz右舷TVG控制信号
19	TVG_SIG_L3	900KHz左舷TVG控制信号
20	TVG_SIG_R3	900KHz右舷TVG控制信号
21	DGND	数字地
22	DGND	数字地
23	HP_150kHz_p	混频载波信号150k
24	HP_150kHz_n
25	HP_470kHz_p	混频载波信号470k

8

26	HP_470kHz_n
27	HP_950kHz_p	混频载波信号950k
28	HP_950kHz_n
29	DGND	数字地
30	DGND	数字地

注：TVG控制信号制式另见附录《通讯协议》A4节：

6.环境要求

(1)使用温度：-15℃~+55℃，湿度：≤95%RH；

(2)存储温度：-30℃~+60℃。

7.可靠性和维修性

(1)基本可靠性（MTBF）>10000小时；

(2)平均维修时间MTTR≤8小时。

8.研制数量

研制1套AUV侧扫声纳信号处理板，完成两套信号处理板的调试和交

付。

9.其他要求

AUV侧扫声纳信号处理板的设计文件、图纸和程序（含原理图、BOM

表、PCB图和源代码等），需与信号处理板同时交付。

9